Stanford Seminar - Neural Networks on Chip Design from the User Perspective

Stanford University via YouTube

Aperçu

Explorez la pointe de la technologie des réseaux neuronaux dans la conception de puces, en vous concentrant sur les perspectives des utilisateurs, lors du prochain séminaire de Stanford. Cette session se penche sur l'évolution des architectures matérielles personnalisées conçues pour améliorer l'efficacité énergétique du traitement d'inférence de l'apprentissage profond. Avec un intérêt particulier pour l'intégration de la technologie de mémoire non volatile (NVM) émergente, le séminaire promet des aperçus sur le potentiel du calcul en mémoire, intéressant à la fois le monde académique et industriel. Nous revisiterons nos contributions à la conception d'Unité de Traitement de l'Apprentissage Profond (DPU) sur des plateformes FPGA au sein de l'Université Tsinghua et de Deephi. La discussion s'étendra à l'introduction de fonctionnalités centrées sur l'utilisateur comme l'interruption et la virtualisation dans les accélérateurs. De plus, le séminaire abordera les défis critiques de garantir la fiabilité et la sécurité dans les accélérateurs de réseaux neuronaux (NN), en mettant en lumière des solutions préliminaires aux problèmes rencontrés avec les technologies FPGA et NVM. Rejoignez-nous pour cette session éclairante présentée par l'Université Stanford, maintenant disponible sur YouTube. Idéal pour les passionnés et les professionnels intéressés par les réseaux neuronaux et les cours sur FPGA.